보고서 설명

VLSI 설계
전반부 : Gate Level 설계
후반부 : Layout 데이터 생성

최근의 설계
전반부 : 동작적 설계(Behavioral Design) ==> Gate Level 설계
후반부 : Layout 데이터 생성

본문일부 및 목차

○ 결함 검출(defect detection) : 디지털 IC나 시스템의 동작을 올바른 동작과 비교 관찰
○ 결함 격리(defect isolation) : 디지털 IC 또는 시스템을 테스트하고 결함 부분을 격리
○ 결함 수정(defect correction) : 고장난 부분을 교환 또는 수리


○ IC 내부 결함 : 칩과 패키지 내에서 발생하는 결함으로 제조 과정에서 일어나는 결함
○ IC 외부 결함 : IC를 사용한 디지털 시스템의 IC 주변에서 일어날 수 있는 결함
고장들을 회로가 갖는 기능(function)에 의해서 모델화한 것

○ 논리 고장 모델(logic fault model)
회로의 논리 함수에 영향을 주는 고장들을 모델화. 고착모델을 많이 사용
○ 파라미터 고장 모델(parametric fault model)
회로 파라미터들의 크기에 영향을 주는 고장들을 모델화
→ 회로 파라미터 : 전압(voltage), 전류(current), 구동(drive)과 전달 지연(delay)

연관검색어

#정보통신 설계

구매평가

보상규정 및 환불정책

· 해피레포트는 다운로드 받은 파일에 문제가 있을
  경우(손상된 파일/설명과 다른자료/중복자료 등)
  1주일이내 환불요청 시 환불(재충전) 해드립니다.
  (단, 단순 변심 및 실수로 인한 환불은 되지 않습
  니다.)

· 파일이 열리지 않거나 브라우저 오류로 인해 다운
  이 되지 않으면 고객센터로 문의바랍니다.

· 다운로드 받은 파일은 참고자료로 이용하셔야 하
  며,자료의 활용에 대한 모든 책임은 다운로드 받은
  회원님에게 있습니다.

저작권안내