보고서 설명

line 1 : fulladd 라는 모듈을 선언해주고 변수를 지정해 준다.
line 2 : input은 in1, in2, carryin으로 한다.
line 3 : output은 sum, carryout으로 한다.
line 4 : 연접 연산을 우변에 사용하였으며, 1bit 자료 세 개의 합 연산 결과가 2bit로 고정되어
얻어진다.
line 5 : 모듈 종료

본문일부 및 목차

line 1 : addsub 라는 모듈을 선언 해주고 변수를 지정해 준다.
line 2 : 4비트의 in1, in2라는 이름을 가진 input을 선언한다.
line 3 : sel값이 0인지 1인지에 따라 덧셈기가 될지 뺄셈기가 될지 결정이 될 것이다.
sel이라는 1비트 input 변수도 선언해 준다.
line 4 : output은 5비트의 s와 1비트의 cout으로 한다. s는 sum, 즉, 결과 값을 나타내고
cout은 각 1bit Full Adder에서 발생된 캐리들(가장 마지막 것은 제외)이 wire를 통해
다음 Full Adder로 넘어가는 것을 출력 값으로 보여주기 위함이다.
line 6 : 다음 페이지의 그림을 살펴보면 adder와 subtractor의 차이점이 무엇인지 쉽게 알 수
있는데, subtractor는 adder와 달리 입력신호가 1과 XOR연산이 되어 들어가게 된다.
(물론 후에 1이 더해짐) 코드를 보면 1bit sel신호를 4개 복제하여 in1과 ^Bit 연산을
해 준 것을 볼 수 있다.

연관검색어

#디지털시스템실험

구매평가

보상규정 및 환불정책

· 해피레포트는 다운로드 받은 파일에 문제가 있을
  경우(손상된 파일/설명과 다른자료/중복자료 등)
  1주일이내 환불요청 시 환불(재충전) 해드립니다.
  (단, 단순 변심 및 실수로 인한 환불은 되지 않습
  니다.)

· 파일이 열리지 않거나 브라우저 오류로 인해 다운
  이 되지 않으면 고객센터로 문의바랍니다.

· 다운로드 받은 파일은 참고자료로 이용하셔야 하
  며,자료의 활용에 대한 모든 책임은 다운로드 받은
  회원님에게 있습니다.

저작권안내