보고서 설명

1. SR NOR latch
2. Gated D latch(based on an SR NOR latch)
3. (Master?slave pulse-triggered) D flip-flop (with reset)
4. 4-bit shift register(using 4 D flip-flops)

본문일부 및 목차

(Master&slave pulse-triggered) D flip-flop (with reset)

코딩

module dppr(D,C,R,Q,Q_);
input D,C,R;
output Q,Q_;
wire Q1,Q1_;

dl dl1 (AD,NC,Q1,Q1_);
dl dl2 (Q1,C,Q,Q_);

wire NR;
wire AD;
not (NR,R);
not (NC,C);
and (AD,D,NR);

endmodule

시뮬레이션

연관검색어

#디지털 시스템 설계

구매평가

보상규정 및 환불정책

· 해피레포트는 다운로드 받은 파일에 문제가 있을
  경우(손상된 파일/설명과 다른자료/중복자료 등)
  1주일이내 환불요청 시 환불(재충전) 해드립니다.
  (단, 단순 변심 및 실수로 인한 환불은 되지 않습
  니다.)

· 파일이 열리지 않거나 브라우저 오류로 인해 다운
  이 되지 않으면 고객센터로 문의바랍니다.

· 다운로드 받은 파일은 참고자료로 이용하셔야 하
  며,자료의 활용에 대한 모든 책임은 다운로드 받은
  회원님에게 있습니다.

저작권안내