보고서 설명

메모리 설계 ※ 실험내용 § RAM(Random Access Memor...

본문일부 및 목차

메모리 설계

※ 실험내용
§ RAM(Random Access Memory) 설계

RAM 블록도

1) RAM Size=주소 개수×데이터 비트 수
2) CE active-low동작
3) RD active-low동작.
4) WR active-low동작.
5) Read Operation
CE=‘0’,RD=‘0’,WR=‘1’
6) Write Operation
CE=‘0’,RD=‘1’,WR=‘0’

※ RAM
※ Source Code
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;

entity RAM is
port ( ce_n in std_logic;
rd_n in std_logic;
wr_n in std_logic;
addr in std_logic_vector(3 downto 0);
in_data in std_logic_vector(3 downto 0);
out_data out std_logic_vector(3 downto 0)
);
end RAM;

architecture rtl of RAM is
subtype wtype is std_logic_vector(3 downto 0); -- wtype이라는 subtype width 결정
type mem_type is array(0 to 15) of wtype; -- depth 범위 지정
signal memory mem_type =(`0001`,`0011`,`0101`,`0111`,`1001`,`1011`,`1101`,`1111`,`0000`,
`0010`,`0100`,`0110`,`1000`,`101...

연관검색어

#전자전기 RAM VHDL을 이용한 실험 결과 보고서 메모리 설계 ※ 실

구매평가

보상규정 및 환불정책

· 해피레포트는 다운로드 받은 파일에 문제가 있을
  경우(손상된 파일/설명과 다른자료/중복자료 등)
  1주일이내 환불요청 시 환불(재충전) 해드립니다.
  (단, 단순 변심 및 실수로 인한 환불은 되지 않습
  니다.)

· 파일이 열리지 않거나 브라우저 오류로 인해 다운
  이 되지 않으면 고객센터로 문의바랍니다.

· 다운로드 받은 파일은 참고자료로 이용하셔야 하
  며,자료의 활용에 대한 모든 책임은 다운로드 받은
  회원님에게 있습니다.

저작권안내