보고서 설명

Half Adder, Full Adder 설계 1. 실험내용 1) 반가...

본문일부 및 목차

Half Adder, Full Adder 설계
ƒ. 실험내용

1) 반가산기(Half Adder) Behavioral Modeling

2) 전가산기(Full Adder) Structural Modeling( OR gate + Half Adder )

3) 전가산기 Behavioral Modeling
„. 주의사항
1) 입출력 포트명은 그림에 표기된 것을 따름.
2) entity 네임과 파일 명을 동일하게 할 것.
3) 코드는 항상 보고서에 기입할 것. 코드 캡쳐는 허용하지 않겠음.
4) 진리표 방식의 코드 방식은 감점 대상임.(충분히 동작을 이해하고 설계할 것)
…. 보고서 작성요령
1)작성내용 1.HDL코드 2.테스트벤치코드 3. 결과파형

※ Half Adder

library ieee;
use ieee.std_logic_1164.all;

entity halfadder is
port( x in std_logic;
y in std_logic;
c out std_logic;
s out std_logic
);
end halfadder;

architecture behave of halfadder is
begin
process(x,y)
begin
if x=`1` and y=`1` then
c =`1`;
s =`0`;
elsif x=`1` or y=`1` then
c =`0`;
s =`1`;
else
c =`0`;
s =`0`;
end if;
end process;
end behave;

※ Half Adder TestBench Code

...

연관검색어

#전자전기 full half adder VHDL을 이용한 실험 결과 보고서

구매평가

보상규정 및 환불정책

· 해피레포트는 다운로드 받은 파일에 문제가 있을
  경우(손상된 파일/설명과 다른자료/중복자료 등)
  1주일이내 환불요청 시 환불(재충전) 해드립니다.
  (단, 단순 변심 및 실수로 인한 환불은 되지 않습
  니다.)

· 파일이 열리지 않거나 브라우저 오류로 인해 다운
  이 되지 않으면 고객센터로 문의바랍니다.

· 다운로드 받은 파일은 참고자료로 이용하셔야 하
  며,자료의 활용에 대한 모든 책임은 다운로드 받은
  회원님에게 있습니다.

저작권안내