보고서 설명

※ Common emitter에 다른 소자들을 추가 시킬 경우 Spec에 많은 차이를 나타내므로 대략적인 Spec을 조사해보자.

※ Dc Bias


좌측의 그림과 같이 Common emitter의 Base단의 전압은 대략 0.65V – 0.75V 정도를 걸어주게 되면 높은 Gain을 얻을 수 있다.


※ Input impedance 및 Output impedance

본문일부 및 목차

예상 했듯이 Gain 은 증폭 될 수가 없다는 것을 확인 하였다. 그리고 Emitter Follower의 Base bais 는 Collector 가 Vcc 에 바로 연결되어 있기 때문이 굳이 Voltage divider를 이용하여 bias를 잡을 필요가 없다. 또 한 가지 고려할 점은 시뮬레이션에서 보듯이 전류가 매우 높게 흐르는 것을 볼 수 있는데 이 문제도 해결해야 한다.

Emitter Follower를 이용할 목적인 Output impedance와 관련하여 살펴 보도록 하자.
위의 두 상황의 대한 그림과 그래프를 살펴보자. Output 단의 저항이 1k 일 때 Output impedance는 대략 100옴 정도이고 아웃풋 단의 저항이 500 일 때 impedance는 대략 16이였다. 이런 결과를 토대로 Output impedance 를 줄이기 위해서는 Output단의 저항을 줄여야하는데 이렇게 되면 오히려 Gain은 Follower 가 Voltage divider 의 역할과 비슷하기 때문에 많이 줄어들게 될 것이다.

1. Input impedance는 1k과 거의 같으므로 제일 나중에 고려한다.
2. Output impedance는 Follower로 조절하되 Follower에 많이 흐르는 전류량과 Gain을 낮아지는 현상을 고려한다.
3. 전력을 최소화 하기위해서 BJT트랜지스터의 흐르는 전류를 최소화 할 것.

먼저 Q1과 Q2는 Common emitter 로써 2개를 연결하였는데 많은 Gain을 만들어서 Output impedance 와 Input impedance를 만족시키기 위함이다. Q3는 Emitter Follower 로써 아웃풋 임피던스를 낮추기 위해서 설계하였다.
R9와 C4는 Gain에 영향을 주지 않고 Emitter Follower에 흐르는 전류를 낮추기 위하여 연결 하였다. C1, C2, C3 은 각 단의 트랜지스터로 빠져나가는 전류를 없애기 위해 연결 하였다.
R3, R6의 저항 값을 많이 키웠는데 왜냐하면 Gain도 맞추고 그에 따른 전력을 최소화 시키기 위함이다. R3, R6의 저항 값은 최대 Gain을 얻을 수 있는 저항 값이 아니므로 그만큼 Gain을 키우기 위해 2개의 Common Emitter를 사용해서 전력도 낮추고 Gain을 목표 값에 맞추었다.

연관검색어

#전자회로 설계

구매평가

보상규정 및 환불정책

· 해피레포트는 다운로드 받은 파일에 문제가 있을
  경우(손상된 파일/설명과 다른자료/중복자료 등)
  1주일이내 환불요청 시 환불(재충전) 해드립니다.
  (단, 단순 변심 및 실수로 인한 환불은 되지 않습
  니다.)

· 파일이 열리지 않거나 브라우저 오류로 인해 다운
  이 되지 않으면 고객센터로 문의바랍니다.

· 다운로드 받은 파일은 참고자료로 이용하셔야 하
  며,자료의 활용에 대한 모든 책임은 다운로드 받은
  회원님에게 있습니다.

저작권안내