등록인leewk2547
등록/수정일13.04.04 / 13.04.04
문서분량4 페이지
다운로드1
구매평가
판매가격2,000원
기초부터 응용까지 Verilog HDL
- 다음은 4비트 덧셈 뺄셈기의 논리 회로 이다.
1. 위의 논리 회로를 Gate level modeling 방법을 사용하여 Verilog 코드를 코딩하시오.
2. 위의 논리 회로를 Data flow modeling 방법을 사용하여 Verilog 코드를 코딩하시오.
3. 위의 논리 회로를 Behavioral level modeling 방법을 사용하여 Verilog 코드를 코딩하시오.
Gate level modeling
module Add_Subtraction
input m;
input [3:0] a,b;
output [3:0] s;
output c,v;
wire [4:1] cn ;
wire [3:0] n ;
구매평가 기록이 없습니다 |
· 해피레포트는 다운로드 받은 파일에 문제가 있을
경우(손상된 파일/설명과 다른자료/중복자료 등)
1주일이내 환불요청 시 환불(재충전) 해드립니다.
(단, 단순 변심 및 실수로 인한 환불은 되지 않습
니다.)
· 파일이 열리지 않거나 브라우저 오류로 인해 다운
이 되지 않으면 고객센터로 문의바랍니다.
· 다운로드 받은 파일은 참고자료로 이용하셔야 하
며,자료의 활용에 대한 모든 책임은 다운로드 받은
회원님에게 있습니다.